摘要：本應用筆記簡單回顧了I²C總線的發展進程，并介紹了I²C配置，以簡化總線上主機與從機之間的通信。應用實例提供了原理圖和程序代碼，附錄1提供了本文使用的術語定義。
引言
80年代初期，Philips Semiconductor為減少電子產品內部并行數據總線的數量，開發了Inter IC (I²C)總線。1992年，Philips®發布I²C總線的1.0版本，該版本定義了一個2線、雙向總線，用于IC之間的互聯。到1998年為止，I²C總線已經成為低速IC互聯的標準，50家以上的公司使用了該標準，I²C接口被集成在1000多種不同的IC內。
實驗表明，本文提供的I²C總線配置很容易實現總線上從器件的訪問。每個應用實例給出了原理圖和程序代碼，讀者需要熟悉以下資料：
- I²C總線規范，2.1版，2000年1月。
Philips Semiconductor，#9398 393 40011。
- I²C總線及使用，1995年4月。
Philips Semiconductor，#98-8080-575-01。
- 系統管理總線(SMBus™)規范，2.0版，2000年8月。
背景及討論
I²C總線能夠工作在標準模式、快速模式或高速模式(Hs)。最大速率分別為100kbps (標準模式)、400kbps (快速模式)、1.7Mbps (Hs模式，Cb = 400pF)和3.4Mbps (Hs模式，Cb = 100pF)。
原標準模式采用7位地址，允許112個從地址。隨著對從設備數量需求的增加，I²C總線引入了10位地址長度。
快速模式下，從設備增加了很多有用功能。最大數據速率提高四倍，增加到400kbps�？焖倌Ｊ较翴²C總線還向下兼容，支持速率其它類似的常常連接到I²C總線的總線，例如，一些無法支持高速率的總線。為抑制噪聲，快速模式器件的輸入采用了施密特觸發器結構；另外還要求I²C從器件在電源掉電時，其SCL和SDA為高阻態。
構建Hs模式的主要目的是提高數據通信速率—數據速率是標準模式的36倍。I²C總線工作在Hs模式時，最主要的影響是SCL線上從低電平到高電平的瞬變；因為標準模式和快速模式下，總線的上拉電阻不能產生較快的上升時間，以支持Hs模式的規格要求。絕大多數Hs模式系統必須在SCL線上提供有源上拉。其它改變包括：Hs模式的兼容性要求，Hs模式主機在標準、快速模式下使用的是8位代碼。如果非應答(I²C幀結構的其中1位)在主機代碼之后立即保持在高電平，那么在停止位出現之前所有通信都將保持在Hs模式。圖1波形演示了如何使用主機代碼進入Hs模式。
圖1. 從快速、標準I²C模式進入Hs模式的波形
內置I²C接口實例
PIC18F442微控制器(µC)包含I²C外設接口，此接口支持標準和快速I²C模式。圖2給出一個應用電路，通過此接口接收來自ADC (MAX1169)的采樣數據。PIC®收到數據后會以115k波特率的速率通過UART發送出去，數據經過RS-232收發器(MAX3232E)后由計算機標準串口采集。文件I2C_on_chip_asm.zip包括了所有實現快速模式下PIC片上I²C接口通信的匯編程序�？梢允褂肕PLAB IDE 6.10.00版本開發圖2電路的匯編程序。
圖2. PIC18F442 µC內置I²C接口與16位ADC (MAX1169)的連接
逐位仿真實現I²C通信
MAXQ2000是低功耗16位RISC µC，能夠以逐位仿真方式實現標準模式、快速模式甚至1.7MHz Hs模式的I²C通信。圖3給出了MAXQ2000的通用原理圖，可以作為I²C主機支持三種工作模式。為了支持1.7MHz Hs模式，原理圖中I²C總線采用有源上拉。I2C_bit_bang_asm.zip文件包含了使用µC GPIO口仿真標準、快速模式I²C通信所需的所有匯編程序。
圖3. 該原理圖(基于MAXQ2000低功耗LCD µC)提供了一個能夠工作在標準、快速或Hs模式的I²C主機
MAXQ2000的I²C 固件的默認時鐘速率為100kHz，但µC的16MHz系統時鐘能夠支持逐位仿真的I²C接口工作在400kHz。以下例程演示了捕獲中斷事件并在簡單中斷服務程序中處理中斷的過程。開發工具使用MAX-IDE 1.0版(開發日期：2004年11月18日)，該軟件可從Maxim網站免費下載。
I2C_bit_bang_c.zi文件中包含了使用MAXQ2000 GPIO口逐位仿真標準、快速模式I²C通信所需的C程序源文件。圖3對應的例程基于maxqi2c庫文件，包括maxqi2c.h和maxqi2c.c.兩個文件。將文件加載到用戶工程后，可以在任何GPIO口支持100kHz或400kHz的I²C通信。但是，使用C程序產生特定速率的I²C通信時，圖3中的Y1必須用20MHz晶體代替15MHz的晶體。本例使用了為MAXQ2000 1.12B版(FAE版)開發的IAR Embedded Workbench® IDE工具，用戶可以在IAR網站注冊后免費下載用于MAXQ2000的IAR Embedded Workbench (4K，初級版)。
HSI2C_bit_bang_asm_c.zip文件包含了使用MAXQ2000 GPIO逐位仿真1.7MHz Hs模式I²C通信所需的匯編程序和C程序。源代碼采用匯編語言和C語言混合代碼，以便充分發揮這兩種編程語言的優勢。匯編程序有助于優化速度，C程序能夠使源代碼更簡捷(只需少數幾行指令)。Hs模式對時序要求非�？量蹋琁²C接收函數(hsi2cRecv)采用了匯編程序，代碼在hsi2c.asm文件內。
主程序C代碼對MAXQ2000的UART進行初始化，波特率為115.2kbps。為了實現1.7MHz Hs模式I²C通信，圖3中的Y1必須采用20MHz晶體。主程序C代碼在需要時調用hsi2cRecv函數，并使用printf函數通過片上UART發送數據，數據格式為8-N-1。這里使用Rowley CrossWorks IDE 1.0版(Build 2 Licensed copy)開發工具。要想獲得CrossWorks IDE工具，請聯系Rowley Associates Limited或訪問其網站。
I²C IP核外設接口的實現
DI2CM I²C IP核(由Digital Core Design開發)廣泛用于許多CPLD和FPGA器件。DI2CM I²C IP核將并行接口轉換為I²C接口，并可支持主機真正工作在3.4MHz的Hs模式。圖4應用電路中，Altera® EPM3256AQC208-10 CPLD包含DI2CM IP核。此電路需要使用40MHz晶體(U3)以支持1.7MHz和3.4MHz的Hs模式。帶有輸出使能的3態邏輯緩沖器使DI2CM IP核可以在SCL線上產生有源上拉，以滿足Hs模式下I²C通信的要求。邏輯反相門電路U5、U6和U7用于實現高電平有效和低電平有效的內存映射的并行接口。
詳細電路圖(PDF, 841KB)
圖4. 按照電路所示配置，Altera EPM3256AQC208-10 CPLD中的DI2CM IP核能夠實現Hs模式的I²C主機
HSI2C_IP_core_asm.zip文件包含了所用用于實現Hs模式I²C通信所需的匯編程序，通過連接68HC16的存儲器映射并行接口和使用DI2CM IP核編程的Altera EPM3256 CPLD實現。本例采用了Motorola® 68HC宏匯編程序，4.1版。
結論
由于I²C總線是目前業內使用最為廣泛的串行總線，系統設計人員能夠得到豐富的經過驗證的例程。實施方案有—芯片內置、逐位仿真或IP核，具體取決于所使用的系統處理器。使用經過驗證的設計示例進行開發時最簡捷的途徑，本文給出了三種工作模式下I²C接口的設計參考。
附錄1：術語定義
- CPLD：復雜編程邏輯器件
- DI2CM：由Digital Core Design開發的Hs模式I²C IP核
- FPGA：現場可編程門陣列
- GPIO：通用輸入/輸出
- hsi2cRecv：Hs模式I²C接收功能函數，采用匯編程序
- Hs-mode：高速I²C模式
- IC：集成電路
- IDE：集成開發環境
- IP：知識產權保護
- I²C：內部IC總線
- MAXQ2000：低功耗16位RISC微控制器
- RS-232：推薦標準#232
- SCL：用于I²C總線的硬件串行時鐘線
- SDA：用于I²C總線的硬件串行數據線
- UART：通用異步收發器
- µC：微控制器
- 8-N-1：8位，無奇偶校驗，1位停止位
|
