国产日韩精品欧美一区-国产日韩高清一区二区三区-国产日韩不卡免费精品视频-国产日产欧美精品一区二区三区-午夜国产精品免费观看-午夜国产精品理论片久久影院

電磁干擾（EMI）曾經是裝置設計人員處理高速信號時的特別關注點，現在已經不僅僅局限于少數高端應用。隨著半導體技術不斷創新，低成本、高性能的片上系統（SoC）、微控制器（MCU）、處理器、數字信號處理器（DSP）、特殊應用集成電路（ASIC）、現場可編程門陣列（FPGA）以及模擬/數字轉換器（ADC）已經面市。然而，用于驅動這些集成電路（IC）的高速時鐘信號將產生更多的EMI，這給消費電子、企業、通信以及嵌入裝置的設計人員帶來了更多挑戰。

遺憾的是，EMI問題并不僅僅局限于時鐘，諸如數據總線、連接件和網絡接口等使用數據傳輸和高速信號的裝置也會產生有害的EMI。同時EMI也是數字電源所關注的問題，這些電源通過采用高頻開關提升效率。隨著產品的更新換代，情況就變得越來越糟，時鐘速度的提升和電源電壓的降低，降低了產品的整體噪聲容限。如果對此置之不理，這些高頻信號及其諧波（見圖1）產生的峰值能量將會超過FCC規范A類和B類第15部分中有關EMI的限制，同時也會延遲產品上市時間。這些問題，連同更短設計周期、批量生產市場對成本敏感性的增長以及更短的產品生命周期，所有這些使得開發人員在有限時間內開發出高質量的產品面臨諸多挑戰。


圖1. 10MHz下載波和諧波功率與輸出驅動強度的對比
（范例：Silicon Labs Si5350/51時鐘IC）

電磁干擾（EMI）
任何在電場內移動或變化的電荷都會產生電磁輻射，輻射強度與速度和變化大小成正比。有時電磁波發射是有意而為之，例如當通過手機天線傳輸數據時；但許多數字系統如PC、PDA、智能手機、打印機和掃描儀會產生有害的輻射，從而干擾附近的電路。在這些系統內部，周期性時鐘信號是EMI輻射的主要來源。

基本正弦頻率的基頻和基頻的奇倍頻（例如諧波）構成方波。諧波頻率決定輻射頻譜的頻率，同時驅動大小決定帶寬或每個諧波的輻射強度。因此，EMI輻射隨著邊沿速度（上升和下降時間）和驅動大小的提升而增加。

屏蔽是廣泛采用的防止EMI產生的好方法，可以把EMI抑制在系統內部，使用接地屏蔽完全或部分覆蓋輻射點。在有較強輻射的系統中，屏蔽是一種非常有效的方法。對于許多系統而言，尤其是便攜式和手持式產品，屏蔽或許是降低EMI輻射最理想的方法。然而屏蔽不僅增加了系統體積、重量和成本（這些因素在許多應用中有嚴格要求），同時也大大增加了勞動力成本。

減少時鐘和定時信號產生EMI輻射的另一種廣泛采用的方法是，使用低通濾波器消除其產生的高次諧波。具體來說，采用這種方法可以降低信號升降時間，從而減少EMI輻射。但是這一技術在高速系統中通常是不可行的，因為通過濾波來降低升降時間的同時也會降低關鍵的建立-保持時間容限，增加信號過沖、下沖和振鈴數量，同時也會增加時鐘對其他干擾源的敏感性，所有這些都會對抖動性能造成影響。

濾波的另外一個主要問題是它不是系統級的，僅產生有限的局部影響。這就意味著，即使已經降低了系統中的某個節點的輻射，而其他節點的輻射并不會降低。因此，輻射總體降低可能會很小，如要解決所有EMI輻射源問題，需要有更好的技術。

擴頻時鐘技術
雖然EMI產生的基本原理相對容易理解，但由于不易預測的模型和復雜的參數，精確模擬整個系統是困難、耗時且容易出錯的。與其嘗試調整現有EMI到可接受水平，倒不如在一開始就采用最有效的設計策略確保減少EMI的引入。另外，從源頭上消除EMI意味著在整個系統中而不僅僅是在放置濾波器的局部產生更好的信號完整性。

控制并降低EMI的最有效的方法之一是采用擴頻時鐘發生器（SSCG）技術。擴頻技術不是保持一個固定頻率，而是使用低頻率信號調制系統時鐘，產生一個具有邊帶諧波的頻譜。通過把窄帶時鐘調制為更寬的頻譜，基頻和諧波的峰值頻譜能量可同時得到降低（見圖2）。調制頻率（FM）通常在30-33 kHz之間，即可足夠大的擴展能量到音頻帶上，也可足夠小的避免在系統中產生定時和跟蹤問題。


圖2. SSCG時鐘在任意單一頻率下降低EMI

從本質上來說， SSCG時鐘IC通過線性增加或降低時鐘頻率而增大了可控抖動。然而盡管擴頻信號內總的輻射能量與未調制的信號相同，但是由于頻譜被分散到更多頻率上，頻譜分量的強度相對較低。因此，開發人員能夠把EMI降低到所需的水平。此外，SSCG技術在降低EMI的同時并沒有降低時鐘信號質量，可以從測試周期抖動和周期間抖動得出這一結論（見圖3）。


圖3. SSCG時鐘使周期和周期間抖動最小

我們假設使用32kHz非線性頻率調制66.666MHz的系統時鐘。由于該調制是以系統時鐘頻率為中心（本例中為66.666 MHz），因此被稱為中心擴頻調制。使用±1.5%頻率調制限制的相同時鐘所產生的EMI減少量（與未調制系統時鐘相比），可通過基頻和三次諧波展示。更改配置可了解EMI是如何被消減的，例如對于基頻和三次諧波來說，采用三角配置的±1.5%中心展頻與66.666MHz相同時鐘上產生的相對EMI減少量是不同的。

與其它降低EMI的方法相比，擴頻時鐘發生器能夠使整個系統的EMI大幅降低。具體而言，因為所有時鐘和定時信號來源于同一個被調制的SSCG時鐘，調制比例相同（包括總線和連接件），因此SSCG技術降低了整個系統的EMI，而不僅在局部電路。對于大多數應用來說，在初期設計階段給系統選擇擴頻時鐘，可免去后期因需要降低EMI而采取的補救措施。

可編程擴頻
為系統調整固定功能的時鐘發生器通常需要匹配的模擬元器件。與其更換不同的模擬元器件以便優化匹配系統和降低EMI，倒不如選擇可編程時鐘發生器，通過簡單配置不同時鐘參數即可優化定制時鐘輸出，并匹配所需的應用性能（見表1）。這種方法消除了手動調諧系統所需的復雜計算，簡化了開發過程。可編程時鐘元器件也可以輕松快捷的適應設計中影響時序參數的變化，降低開發人員的設計風險。


表1. Silicon Labs SL15100 SSCG可編程時鐘參數

時鐘信號完整性的關鍵因素之一是電路板走線和驅動負載到時鐘驅動器的阻抗匹配。阻抗匹配能確保時鐘信號不受驅動時鐘信號的過沖或下沖以及振鈴所造成的影響。可編程時鐘可以實現這一目標，通過調整各個時鐘輸出驅動器的阻抗大小，確保與不同負載阻抗大小的優化配置。可編程時鐘驅動強度允許開發人員分別為每個輸出進行負載阻抗匹配，以獲取相匹配的阻抗大小，基于系統測算出的實際大小優化信號完整性。此外，在可接受的信號完整性限度內，可編程驅動電平可以用于控制時鐘信號上升和下降時間，在可接受的信號完整性限制下降低速度。通過降低信號的總體高頻諧波含量，進一步降低EMI輻射。

靈活的可編程時鐘頻率調制也簡化了電磁兼容性（EMC）測試。由于頻率調制可以變化（例如，Silicon Labs SL15100 SSCG時鐘IC的頻率調制范圍是0%-5%），因此在設計和測試過程中，可以輕而易舉地進行兼容性測試。這種可編程能力使得在設計階段早期即可進行驗證反饋，消除了設計后期修改所需的成本，避免了產品設計延遲，大大縮短了產品上市時間。

輻射在可接受的范圍內、且產品滿足EMC要求的系統開發人員也能夠從擴頻時鐘發生器的使用中獲益。例如，許多大批量生產的消費產品，例如噴墨/多功能打印機或掌上電腦（PDA）采用多層電路板增加信號容差。如果將SSCG時鐘應用于此類設計，通常能夠降低輻射水平，甚至能夠采用更少層數電路板實現系統，從而大大節約成本。

時鐘選型
系統開發人員可在多種為EMI消減而優化的通用、低壓CMOS時鐘IC中進行選型。例如，Silicon Labs的Si5350/51時鐘IC（見圖4）可編程時鐘解決方案，支持最多8路輸出，頻率范圍最大150MHz，適用于大批量和對成本敏感的應用，例如數碼相機、打印機、顯卡、機頂盒、HDTV（高清電視）和家庭網關等。這些時鐘元器件通常具有較低功耗（26mA內核功耗），與其他時鐘技術相比較少的電路板空間（4.0mm x 4.0mm封裝尺寸），而且每個輸出頻率支持獨立的SSC（頻譜擴展控制）控制（即開/關）。


圖4. Silicon Labs Si5350/51可編程通用時鐘IC

可為特定互連標準而優化的時鐘發生器也是可選擇的，例如PCI Express時鐘IC。有兩類可選產品：固定功能時鐘以及工廠定制時鐘，這些元器件符合PCI Express Gen1、Gen2、Gen3標準，適用于消費類、服務器、存儲、醫療和測試裝置等應用中。PCI Express時鐘也支持PCI Express標準規定的SSC。

同時，開發人員也可以選擇特別針對處理器的時鐘發生器。例如，x86低功耗替代時鐘為基于x86的嵌入式應用提供低功耗下運行。這些應用包括存儲、刀片式服務器、機頂盒、醫療、測試裝置以及家庭和工業自動化應用等。由于針對基于x86應用進行了優化，因此所提供的集成特性消除了多種板級元器件，例如外部電阻和電平轉換器，從而降低了系統成本。

同時，開發人員應意識到，在整個系統中分配時鐘信號時，時鐘分配元器件可用來減少EMI。這些時鐘分配元器件能夠追蹤頻譜擴展，能夠傳輸它到各分布時鐘上。諸如零延時LVCMOS和PIC Express扇出緩沖器等元器件適用于服務器、路由器和交換機；同時溫度控制的XO（TCXO）扇出緩沖器適用于智能手機、平板電腦和其他便攜式系統，提供優秀的頻率控制解決方案。

許多EMI消減措施和定時特性可以集成到SSCG（擴頻時鐘發生器）元器件來獲取更高性能。一些時鐘支持多路輸出，大多數時鐘具有可選頻譜擴展時鐘功能的多路PLL（鎖相環），開發人員可集成關鍵元器件，例如緩沖器和電平轉換器。例如，Silicon Labs的SL15100時鐘IC具有一個PLL時鐘倍頻器、內置頻率分頻器和開關電路，提供兩路輸出；而SL28PCle30元器件功能更多，最多可提供9路輸出。基于一階晶體（first-order crystal）的多輸出時鐘，每個時鐘都有各自的可編程范圍，無需多種不同的晶體或晶體振蕩器，因此，大幅降低了BOM成本，縮小了電路板尺寸。對于便攜式裝置，使用可編程的SSCG時鐘IC與傳統時鐘拓撲相比可改善功耗，延長電池壽命。

對于大批量應用市場來說，開發人員可以創建定制配置的時鐘元器件去優化抖動性能、功能及成本。例如，為了加快設計進程，Silicon Labs提供基于Web的在線ClockBuilder工具(www.silabs.com/ClockBuilder)，時鐘產品選擇和元器件配置的一氣呵成，并且無論有沒有SSC都允許客戶為不同應用特制的時鐘產品。

小結
評估及模擬EMI輻射是個相當復雜的過程。通過簡單的調整布局、上升/下降時間，以及采用擴頻時鐘技術，無需復雜的分析和模擬，開發人員就可以將輻射功率降低到滿足大多數應用需要的水平。

SSCG時鐘IC在源頭上消除EMI，提供了一種具有成本效益的管理EMI方法。SSCG元器件具有高集成度和靈活的定時參數，能夠簡化系統設計、消除了許多高成本的分立元器件，同時提升了性能、最大限度地降低了電路板面積、縮短了產品上市時間。