A上拉電阻、下拉電阻是為了防止輸入端子、輸出端子不穩(wěn)定狀態(tài)的電阻。
輸入端子在OPEN狀態(tài)及連接高阻抗時(shí)為不穩(wěn)定狀態(tài)。
如果存在上拉電阻、下拉電阻，即使處于OPEN狀態(tài)，也可以將輸入或輸出端子的狀態(tài)設(shè)為高電平或低電平狀態(tài)。
輸出端子在低輸入電壓，且IC不能正常工作的范圍內(nèi)，輸出電壓不知道是高電平還是低電平，為不穩(wěn)定狀態(tài)。
輸出信號(hào)處于不穩(wěn)定狀態(tài)時(shí)，輸出信號(hào)會(huì)導(dǎo)致后級(jí)設(shè)備處于無(wú)意圖狀態(tài)，導(dǎo)致消耗電流增加或誤工作等。因此，必須在設(shè)計(jì)上確保設(shè)計(jì)為高電平或低電平信號(hào)，防止設(shè)備意外運(yùn)行。
另外，在不穩(wěn)定狀態(tài)下，由于IC的泄漏電流、外部噪聲等原因，無(wú)法知道電壓會(huì)是多少。
因此，即使是同一個(gè)電路，也可能因周圍環(huán)境、IC、元件差異而處于不同的狀態(tài)。
